DDR5

Compute Express Link（CXL）は、高帯域幅と低遅延を提供するためのオープンな業界相互接続標準です。これにより、ホストプロセッサ、アクセラレータ、メモリデバイス、ネットワークインターフェイスカード（NIC）間の接続が可能になります。また、CXLにより、AI、ML、HPC、通信セグメントの高性能計算ワークロード全体で、メモリの拡張と高速化が可能になります。SMARTのCXLメモリでは、PCIe Gen 5.0 PHYベースの高速シリアルリンクを使用して、最新世代のCPUプロセッサ間で通信を行います。

SMARTでは、CXLタイプ3（CXL.mem）メモリ製品を開発して、プロセッサコアあたりのメモリを増やすという業界のニーズに対応しています。CXLの相互接続仕様により、SSDを活用したメモリフォームファクタオプションの大幅な拡張が可能になります。CMM (CXL Memory Module) として知られるSMARTの入門用CXLメモリモジュールは、E3.Sフォームファクタで提供されます。

– CXLプロトコル –
CXL標準では、PCIe 5.0 PHY 32GT/s経由で転送される前に動的に多重化される3つのプロトコルが定義されています。
• ネイティブ幅：x16、x8、x4。x16分割可能：x16、2×8、4×4、x8 + 2×4。x8分割可能：x8、2×4。デグレード幅：x2、x1。
• データレート：32GT/秒。
• デグレードサポート：8GT/秒および16GT/秒（128b/130b）。
• コンピューティングストレージ、ネットワークアクセラレーション、永続メモリのさまざまなユースケースをサポートするCXL.cache、CXL.mem などの独立したコヒーレンシモデル。
• プラグアンドプレイ：PCIeまたはCXLカード/デバイスを接続できます。
• PCIe® PHY、チャネル、回路、リタイマーなどを再利用します。

– 機能と利点 –
• EDSFF E3.S 2T（2Uショート）フォームファクタでご用意
• CXL 2.0は、PCIe Gen5速度と互換性があり、32GT/秒で動作
• 64GBおよび96GBの密度で利用可能
• CXL 2.0で追加された信頼性、可用性、保守性（RAS）機能をサポート
• EDSFF互換エッジインターフェイス（SFF-TA-1009）からの12V電源のみで動作
• リアルタイムのデバッグ、管理、システム更新のためのサイドバンドインターフェイスをサポートし、モジュールのアウトオブバンド管理を可能にする
• サイドチャネル攻撃からデータを保護する追加のセキュリティ機能をサポート
• 性能が66%向上（64GB/秒）し、CXL x16を介してDDR5への読み取りを可能にする
• ASICベース